(3) Korean Patent Application Laid-Open No. 1996-0002744 "Method of Forming Element Isolation Film of Semiconductor Element",

ځ.

The following is English translation of an extract from the above-identified document relevant to the present application.

The present invention is related to a method of forming an element isolation film of a semiconductor element. The present invention discloses a method of forming an element isolation film of a semiconductor element in which a trench is formed on a silicon substrate in order to increase the size of a cell region by minimizing an element isolation region and the reliability of an element can be improved by forming within the trench an element isolation film of laminated structure with good isolation property of oxide film – nitride film – oxide film.

(19) 대한민국특허청(KR)

(12) 공개특허공보(A)

(11) 공개번호 (43) 공개일자	특 1996-0002744 1996년 01월 26일
(43) 공개일자	1996년 01월 26일
1 우:467-860	
사트 3 - 611호	
파트 110-1103호	
[1 우:467-860 마트 3-611호 마트 110-1103호

(54) 반도체 소자의 소자분리막 형성방법

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 소자분리영역을 최소화시켜 셀영역의 크기를 증가시키기위해 실리콘 기판에 트렌치(Trench)를 형성하고 그 트렌치내에 절연특성이 우수한 산화막-질화막-산화막의 적층구조로 된소자분리막을 형성시키므로써 소자의 신뢰성을 증대시킬 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.

※선택도 : 제4도

[발명의 명칭]

반도체 소자의 소자분리막 형성방법


[도면의 간단한 설명]

제1도 내지 제4도는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 소자의 단면도.


본 내용은 요부공개 건이므로 전문 내용을 수록하지 않았음


청구항 1. 반도체 소자의 소자분리막 형성방법에 있어서, 실리콘 기판(1)상에 감광막(2)을 도포하고 소자분리영역을 설정하기 위해 상기 감광막(2)을 패터닝한 후 식각공정을 진행하여 상기 실리콘 기판(1)에 트렌치(7)를 형성시키는 단계와, 상기 감광막(2)을 제거시키고 산화막(3), 질화막(4) 및 폴리실리콘층(5)을 순차적으로 형성시키는 단계와, 상기 단계로부터 노출된 부분의 산화막(5A), 질화막(4) 및 산화막(3)을 순차적으로 식각하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.



5





•